19 日本国特許庁(JP)

⑩特許出願公開

◎ 公開特許公報(A) 平4-174822

⑤Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)6月23日

G 02 F 1/136

500

9018-2K

審査請求 未請求 請求項の数 2 (全6頁)

Q発明の名称 アクテイブマトリクス型液晶表示パネル

②特 題 平2-303552

②出 願 平2(1990)11月8日

@発 明 者 大 浦 道 也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

@発 明 者 髙 原 和 博 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 星 屋 隆 之 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

勿出 願 人 富士通株式会社

個代 理 人 弁理士 井桁 貞一

神奈川県川崎市中原区上小田中1015番地

明細書

1. 発明の名称

アクティブマトリクス型液晶表示パネル

2. 特許請求の範囲

(1)アクティブマトリクス基板(1) と共通電極基板(2) との間に形成された液晶封入空間に液晶(3) を封止してなるアクティブマトリクス型液晶表示パネルにおいて、

前記アクティブマトリクス基板(1) 上に各画素 電極(19)に接続される複数の薄膜トランジスタ(1 0)を設け、該薄膜トランジスタ(10)のゲート電極 (14)とスキャン信号電極(40)の間にそれぞれコン デンサ(18)を介揮させることを特徴としたアクティブマトリクス型液晶表示パネル。

(2)前記コンデンサ(18)の静電容量が前記薄膜トランジスタ(10)のゲート容量の10倍以上の値であることを特徴とした請求項(1)記載のアクティブマトリクス型液晶器示パネル。

3. 発明の詳細な説明

(概要)

アクティブマトリクス型液晶表示パネルに関し、 アクティブマトリクス基板の欠陥を無くして液 晶表示装置の歩留りを改善すると共に品質・信頼 性を向上させることを目的とし、

アクティブマトリクス基板と共通電極基板との間に形成された液晶封入空間に液晶を封止してなるアクティブマトリクス型液晶表示パネルにおいて、前記アクティブマトリクス基板上に各画素電極に接続される複数の薄膜トランジスタを設け、 該薄膜トランジスタのゲート電極とスキャン信号電極の間にそれぞれコンデンサを介挿させてアクティブマトリクス型液晶表示パネルを構成する。

〔産業上の利用分野〕

本発明はアクティブマトリクス型液晶表示パネルの構成, とくに、薄膜トランジスタを含む画素 構成の無欠陥化のための改良に関する。

近年、液晶表示装置の改良普及にともない大容

量化とカラー化への要請が強くなってきた。とく に、薄膜トランジスタをスイッチング素子として 使用するアクティブマトリクス型液晶表示装置は その性能品質が優れ巾広いニーズが期待されてお り、今後ますます歩留りの向上、品質安定性およ び長期信頼性の改善が強く求められている。

〔従来の技術〕

第3図はアクティブマトリクス型液晶表示パネルの外観を示す斜視図である。図中、1はアクティブマトリクス基板で透明基板11の上に薄膜トランジスタ素子アレイが形成され、各素子には表示画素に対応して透明な画素電極が配設されている。

40および50は各薄膜トランジスタ素子のゲートおよびドレインが結合されたスキャン信号電極およびデータ信号電極であり、その上には配向膜12が設けられている。一方、2は共通電極基板で透明基板20の上に透明なベタ電極21と配向膜22が積層形成されている。両基板は配向膜面を中にして狭い空間が形成されるように図示してないスペー

第5図は従来の画素構成の例を示す図(その 1)で、前記第4図に示した画素構成のうちの1 画素について回路図的に表した概念図である。図中、 13はドレイン、16 はソースである。

なお、前記の諸図面で説明したものと同等の部分については同一符号を付し、かつ、同等部分についての説明は省略する。

すなわち、画素を構成する透明な画素電極19の1つづいに1つの薄膜トランジスタ10が接続されて、スキャン信号電極40、すなわち、ゲートパスラインに走査信号が加わると薄膜トランジスタ10がスイッチ・オンされて、たとえば、その部分の液晶セルが光遮断の状態になって暗となり、その逆の場合には明となる。同様に画面全体の画素を制御すれば所要の画像表示が行われる。

第6図は従来の画素構成の例を示す図(その 2)で、この場合は1つの画素電極19に2つの薄膜トランジスタ10aと10bとを接続した例である。 すなわち、冗長構成を採用した例で、たとえば、 一方の薄膜トランジスタがオープン不良になった サを挟み基板の周縁部を同じく図示してないシール材で密閉接着し、その空間に液晶 3 を注入封止してアクティブマトリクス型液晶表示パネルが構成されている。なお、本図は白黒表示用の場合であるが、これにカラーフィルタを付加すればカラー液晶表示パネルが構成される。

第4図は薄膜トランジスタの構成例を示す図で 前記第3図で説明したアクティブマトリクス基板 1の薄膜トランジスタ素子群の一部を概念的に拡 大して示したものである。

図中、10は薄膜トランジスタで、スキャン信号電極40から張り出したゲート14, たとえば、Tiなどの金属薄膜配線と図示してないゲート絶縁膜の上に動作半導体層15, たとえば、アモルファスシリコン膜(a-Si膜)が形成され、その両側からデータ信号電極50に接続されるドレインと、たとえば、ITO(In:0:-Sn0:)からなる透明な画素電極19に接続されるソースが配設されて薄膜トランジスタが構成されている。その動作メカニズムは公知であるので説明は省略する。

場合にも、もう一方の薄膜トランジスタによって 書き込みが行われるので画案欠陥が発生せず正常 な表示動作が継続でき、第5図の薄膜トランジス タ1つの構成の場合に比較して大巾に歩留りが向 上し実用装置に広く使用されるようになっている。

(発明が解決しようとする課題)

に沿う線欠陥が生じてしまう。これを修復するには、同様に、不良トランジスタの位置を同定しレーザでその不良トランジスタを切り離さなければならず、いずれも大変に作業時間を必要とするばかりでなく困難な作業であるという問題が生じており、その解決が求められていた。

〔課題を解決するための手段〕

る。

図中、18(18a,18b) はコンデンサで、たとえば 薄膜トランジスタ10(10a,10b) を形成するときに 同時形成された薄膜コンデンサで、いずれもそれ ぞれのゲート14とスキャン信号電極(ゲートバス ライン) の間に介揮されるように構成されている。 なお、前記の諸図面で説明したものと同等の部 分については同一符号を付し、かつ、同等部分に ついての説明は省略する。

通常、アクティブマトリクス型液晶表示パネルに使用される薄膜トランジスタ10のゲート容量は 0.005pP 程度であり、ゲートバスラインとゲート 14の間に直列に接続されるコンデンサ18にかゝる 電圧は静電容量に反比例するので、コンデンサ18 の静電容量を大きくするほどスキャン信号電圧を 薄膜トランジスタ10のゲート14に有効にかけることができる。実用的にはゲートバスラインの電圧 振巾の90% 以上をゲート14に印加できるようにするためにコンデンサ18の静電容量を0.05pF程度に 設計した。

解決できる。

〔作用〕

本発明によれば、薄膜トランジスタ10の一方の、たとえば、薄膜トランジスタ10aのゲート14aとソース16a間にショートが発生しても、スキャン信号電極40、すなわち、ゲートバスラインとゲート14aとの間にはコンデンサ18aが介挿されているので画素電極19の電位がゲート電位と等しくなることはなく、画素電極19への表示データの書き込みはもう一方の薄膜トランジスタ10bによって正常に行うことができる。また、薄膜トランジスタ10bのゲート14bとドレイン16b間にショートが発生しても、ゲートバスラインとゲート間にコンデンサ18bが存在するために、ゲートおよびドレインの両バスラインの引っ張り合いによる線欠陥が生じることがないのである。

〔寒 旒 例〕

第1図は本発明実施例の画素構成を示す図であ

このように構成することにより、薄膜トランジ スタ10の一方の、たとえば、薄膜トランジスタ10 a のゲート14aとソース16a間にショートが発生 しても、スキャン信号電極40、すなわち、ゲート バスラインとゲート14aとの間には大きな静電容 量のコンデンサ18aが介挿されているので画素電 極19の電位がゲート電位と等しくなることはなく、 画素電極19への表示データの書き込みはもう一方 の薄膜トランジスタ10b によって正常に行うこと ができる。また、薄膜トランジスタ10b のゲート 14bとドレイン16b間にショートが発生しても、 ゲートパスラインとゲート間にコンデンサ18が存 在するために、ゲートおよびドレイン間の電位の 近接化、いわゆる、両バスラインの引っ張り合い による線欠陥が生じることがなく正常に表示動作 を行うことができる。

なお、上記実施例では薄膜トランジスタ10が 1 画素当たり 2 個の場合を示したが、 3 個以上の場合であってもそれぞれの薄膜トランジスタ10にコンデンサ18を接続して本発明を適用できることは 勿論である。

第2図は本発明実施例の要部の構造を示す図で、 同図(イ)は上面図,同図(ロ)はA-A断面図, 同図(ハ)はB-B断面図である。

図中、17はコンデンサ電極、30はゲート絶縁膜、31は保護膜、32はコンタクト層である。なお、前記の諸図面で説明したものと同等の部分については同一符号を付し、かつ、同等部分についての説明は省略する。

スキャン信号電極(ゲートバスライン)40として巾10μm程度の,たとえば、 Al/Ti の2層膜を用い、そこから5μm程度のギャップを開けて巾10μm, 長さ50~60μmの同じく Al/Ti の2層膜からなるゲート14を形成し、その上にゲート絶縁膜30として,たとえば誘電率が6.7の SiN, 膜を厚さ300 nm程度に形成する。そのあとでゲート14の先端部分に通常の工程により薄膜トランバスタ10を作製し、データ信号電極(ドレインバスライン)50とドレイン13を形成する際に,たとえば、厚さ700 nm程度の Al/Ti の2層膜から

なるコンデンサ電極17を同時形成する。コンデンサ電極17の大きさは、たとえば、長さ $60\sim70\,\mu\,m$ 、 $0\sim15\,\mu\,m$ とし、第 $2\,\odot$ (イ)(0)に示したごとき配置で形成する。

このアクティブマトリクス基板 1 を用いることにより本発明のアクティブマトリクス型液晶表示パネルが作製され極めて優れた動作信頼性が得ら

れる。

なお、上記実施例は一例を示したもので、本発明の趣旨に添うものであれば、使用する部材やそれらの組み合わせ、あるいは、各部分の構成などは適宜最適なものを選択使用して本発明を実現してよいことは言うまでもない。

〔発明の効果〕

以上説明したように、本発明によれば薄膜トランジスタ10の一方の、たとえば、薄膜トランジスタ10aのゲート14aとソース16a間にショートが発生しても、スキャン信号電極40、すなわち、ゲートバスラインとゲート14aとの間にはコンデンサ18aが介挿されているので画素電極19の電位がゲート電位と等しくなることはなく、画素電極19への表示データの書き込みはもう一方の薄膜トランジスタ10bによって正常に行うことができる。また、薄膜トランジスタ10bのゲート14bとドレイン16b間にショートが発生しても、ゲートバスラインとゲート間にコンデンサ18bが存在するた

めに、ゲートおよびドレインの両バスラインの引っ張り合いによる線欠陥が生じることがないので、アクティブマトリクス型液晶表示パネルの歩留りおよび品質・信頼性の向上に寄与するところが極めて大きい。

4. 図面の簡単な説明

第1図は本発明実施例の画素構成を示す図、 第2図は本発明実施例の要部の構造を示す図、 第3図はアクティブマトリクス型液晶表示パネル の外観を示す斜視図、

第4図は薄膜トランジスタの構成例を示す図、 第5図は従来の画素構成の例を示す図(その 1)、

第6図は従来の画素構成の例を示す図(その 2)である。

図において、

- 1 はアクティブマトリクス基板、
- 2 は共通電極基板、
- 3 は液晶、

10(10a, 10b)は薄膜トランジスタ、

11は透明基板、

13(13a,13b)はドレイン、

14(14a,14b)はゲート、

16(16a, 16b)はソース、

17はコンデンサ電極、

18(18a,18b)はコンデンサ、

19は画素電極、


40はスキャン信号電極(ゲートパスライン)、

50はデータ信号電極(ドレインパスライン)であ

る。

代理人 弁理士 井桁 貞一 村理

特閒平4-174822(5)



10(10a.10b): 薄膜トランジスタ


13 (13a. 13b): ドレイン 14 (14a. 14b): ゲート 16 (16a. 16b): ソース 18 (18a. 18b): コンデンガ


19: 画素電極

40: スキョン信号電極 (ケートバスライン) 50: テータ信号電極 (ドレインバスライン)


本発明実施例の画素構成を示す図

第 1 回







木発明実施例の要都の構造を示す図 第 2 図




アクティブマトリクス型液晶表示パネルの外観を示す斜視図 第 3 図



薄膜トランジスタの構成例を示す図 第 4 図



従来の画素構成の例を示す②(その)) 第 5 ② .



従来の画素構成の例を示す図 (その2) 第 6 図